Построение счетчиков или делителей частоты

Построение счетчиков или делителей частоты

При построении счетчиков или делителей частоты с большим коэффициентом пересчета вспомогательные логические ячейки, сокращающие цикл, могут оказаться связанными с далеко отстоящими друг от друга триггерами. При этом из-за неизбежных задержек срабатывания триггеров может случиться, что в момент образования сигнала от предыдущих разрядов триггеры последующих разрядов еще не успеют надлежащим образом изменить свое состояние и на вспомогательной ячейке будет кратковременно наблюдаться ложная, незакономерная комбинация сигналов, могущая создать сбой в работе счетчика. Во избежание этого применяют так называемые синхронные счетчики, в которых изменение состояний тех или иных триггеров происходит одновременно, под действием общей синхронизирующей тактовой цепи. Связи таких счетчиков получаются несколько сложнее, но зато существенно повышаются быстродействие и надежность.

Самой распространенной разновидностью счетчиков являются декады, т.е. четырехразрядные счетчики с коэффициентом пересчета, равным 10. Самой распространенной разновидностью счетчиков являются декады, т.е. четырехразрядные счетчики с коэффициентом пересчета, равным 10. Для сокращения цикла с 16 тактов до 10 используются те или иные обратные связи, которыми и различаются структуры декад. Одной из наиболее распространенных декад на потенциальных JTK-триггерах является декада, состоящая из двоичного и пятиричного счетчиков.

1 звезда2 звезды3 звезды4 звезды5 звезд (Еще не оценили)
Загрузка ... Загрузка ...

Оставить комментарий

Почта (не публикуется) Обязательные поля помечены *

Вы можете использовать эти HTML теги и атрибуты: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <strike> <strong>

Подтвердите, что Вы не бот — выберите самый большой кружок: